Fitxers EWB associats a aquest document:

Part 1. Anàlisi d'un oscil·lador digital.

El circuit proposat es un oscil·lador dissenyat a partir de portes NOT. La freqüència d'oscil·lació es pot determinar a partir de la fórmula f= 1/(2.2*R1*C)

1. Prepareu el circuit, verifiqueu l'oscil·lació i la fórmula de càlcul modificant el valor de la resistència variable.



 

2. Analitzeu el funcionament de l'oscil·lador observant la forma d'ona a les sortides de cada porta lògica. Relacioneu les ones observades amb el funcionament global del circuit.
3. Com afecten els punts de commutació de cada porta a la freqüència d'oscil·lació?

1. Verifiqueu el funcionament del monoestable construït amb l'integrat genèric disponible en el EWB. La durada del pols generat es pot calcular mitjançant T = 0.693*R*C (en aquest circuit 1 k i 470 nF); observeu també que els polsos del monoestable es generen a partir dels flancs de pujada del senyal de trigger. Per a generar polsos a partir del flanc de baixada, cal fer-ho des de A2 en lloc de A1.
2. Modifiqueu el circuit per a que els polsos es generin a partir del flanc de baixada i tinguin una durada de 1 m s.

El circuit és un doblador digital de freqüència. Les portes XOR generen polsos en els flancs de pujada i de baixada del generador de referència, a 1 kHz a l'esquema. Aquesta producció de polsos aprofita els retards en la propagació dels flancs, a cada porta.

La funció del monoestable és restaurar un factor de treball ("duty cycle") del 50%.

3. Analitzeu el funcionament del circuit observant els senyals a l'entrada del circuit i a la sortida del monoestable. Verifiqueu que la freqüència obtinguda és el doble de la freqüència d'entrada.
4. Relacioneu els temps de retard de les portes lògiques emprades amb l'efecte buscat. Seria possible aquest circuit amb components ideals (portes lògiques sense retard)?

En el laboratori avaluareu el circuit integrat 74121, un dels monoestables digitals històrics. No està disponible en el EWB. La durada del pols generat es pot calcular mitjançant la fórmula T = 0.693*R*C

Observeu en els gràfics com es generen polsos a partir del flanc de pujada o del de baixada del senyal de control.

5. Una aplicació clàssica dels monoestables dins dels circuits electrònics és la generació de temps de retard fixos a partir d'un esdeveniment representat per la transició 0® 1 o bé 0® 1 d'un senyal que el detecta. Observa en el gràfic diferents tipus de temporització possibles (retard d'un o de dos flancs) i dissenya circuits que realitzin aquestes funcions; munta els circuits a l'entrenador i verifica'ls.

Part 4. Disseny d'algunes aplicacions dels monoestables dins de circuits digitals.

Els monoestables permeten retardar flancs de pujada o de baixada. Observeu les tres possibilitats en el diagrama: retardar el flanc de pujada, retardar el flanc de baixada o be retardar els dos flancs (un temps igual o diferent).

Els exercicis que hi ha a continuació fan referència a aplicacions d'aquests tipus.

6. Un senyal M, normalment a nivell baix, pot passar a nivell alt amb una durada relativament breu; llavors genera un senyal S a nivell alt de durada 10 segons. Quan acaba la temporització, S passa a nivell baix, a menys que M encara estigui activat; si ho està, S continua a nivell alt, passant a nivell baix quan ho faci M.
7. Amb un polsador P s'activa immediatament un senyal C. Passats 20 segons, C es desactiva, encara que P es mantingui activat.
8. Un senyal Z ha d'activar-se només si l'ordre d'activació A dura menys de 2 segons; si dura més, no s'activa. Quan Z estigui activat, la desactivació es farà amb un polsador P.

9. Heu d'obtenir la relació entre el senyal de sortida Z i les dues entrades A i P. Analitzeu pràcticament el circuit i posteriorment relacioneu les mesures i observacions amb el funcionament de cada part del circuit.
10. Substituïu la part del circuit anterior que li dóna propietats de memorització per un biestable convencional RS i adapteu la resta del circuit a aquesta modificació.

Quan premem un polsador M, s'engega un motor MA; 10 segons després s'engega el motor B; 10 segons després d'engegar el motor MB, s'atura el motor A. El motor B només s'atura quan es prem un segon polsador P.

Dissenyeu el circuit que realitza aquestes funcions. Les entrades lògiques al circuit són exclusivament M i P; les sortides lògiques són MA i MB.

Important: les temporitzacions de 10 segons poden realitzar-se utilitzant monostables, adequadament connectats; hi ha una segona solució per a fer-ho: a partir d'un clock de freqüència baixa (per exemple, 1 Hz, que correspon a un període de 1 s, i amb comptadors utilitzats com temporitzadors: només activen una sortida quan han comptat un determinat nombre de polsos).

Observeu:

1. El commutador mecànic de l'esquema, realment és un commutador electrònic: actualment, un transistor MOSFET o un circuit integrat amb elements similars que realitzen funcions de commutació.
2. La freqüència de mostreig, a l'exemple, és de 10 kHz, 10 vegades superior a la freqüència del senyal que s'ha de mostrejar (1 kHz).
3. Recordeu el teorema de Shannon: per a reconstruir el senyal mostrejat, cal que la freqüència de mostreig sigui almenys el doble de la màxima freqüència del senyal que es mostreja: fm > 2*f on tenim fm = freqüència de mostreig; f = freqüència del senyal que es vol mostrejar.

1. Observeu l'efecte del mostreig per a freqüències de mostreig fm de valors: 2, 10, 20, 40, 100 vegades superior a la freqüència del senyal (f = 1 kHz). Observeu que pot mostrejar tot tipus de senyal (senoïdal, quadrada, triangular) disponibles en el generador de funcions.

Part 2. Anàlisi d'un circuit elemental de mostreig i retenció.

Modifiqueu el circuit anterior en els següents aspectes: augmentem la freqüència de mostreig fins a 25 kHz (només per a poder veure millor els efectes de retenció); afegim un condensador C en paral·lel amb la càrrega d'uns 10 nF, i augmentem el valor de la resistència R de càrrega, fins a 1 MW . És important que la constant de temps a la càrrega t = R·C sigui bastant superior (almenys 10 vegades) al període de mostreig Tm (Tm = 1/fm).





2. Observeu el senyal que ara hem obtingut: a partir del mostreig (sample) i de la retenció (hold) del senyal d'entrada, l'ham quantificat en uns graons discrets. Aquest és el primer pas per a posteriorment convertir cada nivell de senyal discret en un nombre digital codificat. Aquesta és la funció dels circuits conversors A/D. Modifiqueu, com abans, la freqüència de mostreig i observeu els efectes sobre el senyal quantificat obtingut.
3. Verifiqueu les condicions de càrrega i descàrrega del condensador de retenció per a un correcte funcionament del circuit, en funció de la freqüència de mostreig. Verifiqueu també el funcionament del circuit per a senyals d'entrada no senoïdals.

El clàssic pont de díodes és un bon circuit de mostreig. Mitjançant un senyal polsatori, es polaritzen adequadament els díodes per a que condueixin o no condueixin, reproduint a la sortida el senyal d'entrada mostrejat.

Observeu els paràmetres del senyal de control (tensions i freqüència) i relacioneu-los amb les característiques del senyal que es mostrejarà.

Analitzeu qualitativament el funcionament del circuit, identificant clarament com funciona el circuit de mostreig; proveu-lo amb ones d'entrada diferents de la senoidal i relacioneu els paràmetres del senyal de control amb el senyal que es mostreja.

Aquest circuit és una realització electrònica del mostrejador genèric que hem analitzat en la part 1. Verifiqueu el funcionament i relacioneu els paràmetres del senyal que es mostreja i el senyal de control.

Aquest integrat permet la commutació de quatre canals analògics, cadascun amb una porta de control que permet la connexió entrada-sortida o la desconnexió. Els circuits commutadors es poden utilitzar per a mostrejar els senyals d'entrada, i podem veure-ho com a quatre circuits com els de la part 4 integrats en un únic CI.

Analitzem el funcionament d'un dels quatre commutadors.

1. Verifiqueu el funcionament del circuit, i relacioneu, com en altres ocasions els paràmetres del senyal de control i del senyal que es mostreja.
2. Mostrejat alternatiu de quatre senyals.

Amb el circuit, realitzat amb components genèrics, tenim quatre senyals de control de mostreig decalades en el temps; com que el clock general funciona a 1 kHz, cadascun dels quatre senyals de control ho farà a 250 Hz.

El treball que heu de realitzar és:

• Analitzar i verificar el funcionament del circuit.

• Realitzar-lo amb components reals, en lloc dels genèrics i de les portes lògiques.
• Adaptar-lo a un 4066, realitzant un sistema de mostreig alternatiu de quatre senyals analògics.

• Es pot generar un senyal adequat per poder visualitzar quatre canals al mateix temps per un oscil·loscopi d'un únic canal? Quines limitacions tindria aquest sistema si fos possible fer-lo?

Utilitzarem el conversor genèric A/D del programa EWB per analitzar les característiques típiques d'aquests integrats. Observa a l'esquema les connexions a les dues bandes:

• A la banda digital, a la dreta de l'esquema, tenim 8 bits amb informació numèrica proporcional al valor analògica que hi hagi a l'entrada. Hem connectat dos indicadors digitals set segments.

• A la banda analògica, a l'esquerra de l'esquema, tenim:

• VREF+ i VREF-. Hem d'indicar a l'integrat els dos límits (superior i inferior) del senyal analògic que podrà acceptar. En un integrat real, aquests límits són característiques de catàleg. A l'esquema, tenim VREF- = 0 V i VREF+ = 5 V.

• DE. Per a que l'integrat estigui habilitat, s'ha de connectar a nivell lògic alt.

• SOC. L'integrat realitza conversions cada cert temps: mostreja el senyal d'entrada a la freqüència indicada a l'ona polsatòria d'entrada en aquest pin. A l'esquema, hem connectat una freqüència de 1 kHz, que suposem que serà suficient. En general, per obtenir un mostreig significatiu, s'ha de verificar el teorema de mostreig de Shannon: fm > 2*f on tenim fm = freqüència de mostreig; f = freqüència del senyal que es vol digitalitzar.

• VIN. És el punt on s'introdueix el senyal que es vol digitalitzar. A l'esquema és una tensió contínua modificable mitjançant un potenciòmetre.

Un últim element indicador incorporat és un barra gràfica, indicador analògic del senyal. Fa els efectes d'un voltímetre intuïtiu. Si ho preferiu, podeu substituir-lo per un voltímetre en corrent continu (en aquest cas).

1. Verifiqueu el funcionament del circuit, modificant el valor de la tensió d'entrada i comprovant el valor digital obtingut.
2. Quina resolució Volt/bit té aquest esquema convertidor? Calculeu-la teòricament i verifiqueu-la amb el simulador (us caldrà emprar un voltímetre a l'entrada analògica).
3. Substituïu la tensió analògica per una senoïdal d'amplitud 5 V, obtinguda del generador de senyals, a una freqüència de 100 Hz, i modifiqueu també els valors límits de l'integrat a VREF+=5 V i VREF-=-5 V.



 



Tenim, a l'esquema, una freqüència de mostreig de 1 kHz, 10 vegades superior a la freqüència del senyal analògic que es digitalitza. Observeu al mateix temps el senyal analògic amb l'oscil·loscopi i l'indicador digital amb els displays de set segments. Podeu veure que el mostreig a 1 kHz és insuficient per abastar tota la resolució possible amb els 8 bits del conversor A/D.

4. Modifiqueu la freqüència de mostreig, assajant valors superiors de 10 kHz, 25 kHz, 100 kHz. En augmentar la freqüència, la precisió de la sortida digital és superior. Quin és el valor suficient de la freqüència de mostreig per assolir tota la precisió possible del conversor?

Part 2. Anàlisi del conversor D/A.

5. Preparem un circuit que generi tota la seqüència binària 00H..FFH amb dos comptadors. Verifiqueu el funcionament del circuit i convertiu-lo en un subcircuit, sense els indicadors set segments ni el generador de polsos.

 

 





6. Introduïm la seqüència digital generada amb el circuit del punt anterior a un conversor D/A. Verifiqueu el funcionament, i relacioneu les mesures digitals i analògiques. Reprodueix correctament el conversor D/A un senyal analògic dent de serra? Quins errors hi ha?



7. Utilitzant procediments similars al del circuit anterior (sistema digital adequat i un conversor D/A), dissenyeu un generador d'ona triangular de 3 V d'amplitud i una freqüència de 10 kHz.

Part 3. Sistema de conversió A/D i D/A.

Analitzeu el següent circuit:

 





 

Un senyal analògic senoïdal de 1 kHz és digitalitzat (amb una freqüència de mostreig de 10 kHz), i es genera el senyal analògic a partir del senyal digital, reconstruint (de forma bastant defectuosa, com podeu comprovar) el senyal original.

8. Calculeu teòricament l'error de digitalització introduït pel mostreig a 1 kHz (valor de cada salt de tensió, observable amb l'oscil·loscopi), i verifiqueu-lo mesurant amb l'oscil·loscopi.
9. Canvieu la freqüència de mostreig, avaluant els resultats obtinguts a 10 kHz, a 50 kHz i a 100 kHz. Verifiqueu en tots els casos l'error produït, contrastant els càlculs i els valors mesurats.

Disposareu dels fulls de dades d'aquest integrat, notes del fabricant sobre aplicacions i l'esquema que haureu de muntar i validar.

Aquest circuit és un controlador de motor pas a pas (stepper motor). A partir del senyal de clock de 1 kHz, es generen els senyals necessaris per a activar els transistors de commutació dels debanats del motor, operant en el mode anomenat full-step.

1. Analitzeu i verifiqueu el funcionament del circuit, i contrasteu-lo amb els requeriments de funcionament que s'han estudiat a classe.
2. Dissenyeu una aplicació similar utilitzant un comptador i un descodificador.